



## DEVICE BUILT-IN MULTILAYERED PRINTED CIRCUIT BOARD AND ITS MANUFACTURE

Patent Number: JP11045955  
Publication date: 1999-02-16  
Inventor(s): HAYASHI KATSURA  
Applicant(s):: KYOCERA CORP  
Requested Patent: ☐ JP11045955  
Application Number: JP19970201653 19970728  
Priority Number(s):  
IPC Classification: H01L23/12 ; H05K3/46  
EC Classification:  
Equivalents:

### Abstract

**PROBLEM TO BE SOLVED:** To provide a multilayered printed circuit board and its manufacturing method capable of downsizing the board and increasing a device packing density.  
**SOLUTION:** The board comprises an insulation substrate laminated by a plurality of insulation layers 1, 7, and 8 including at least thermosetting resin, wiring circuit layers 4, 9, and 10 formed on the surface and inside the insulation substrate, and via-hole conductors 2, 11, and 12 for electrically connecting the wiring circuit layers, 4, 9, and 10. A gap 3 is formed inside an insulation substrate 13, an electrical device 5 such as a semiconductor device, a capacitor, a resistor or the like is mounted in the gap 3, and a plurality of gaps are formed in a laminated direction of the printed circuit board.

Data supplied from the esp@cenet database - 12

(10) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-45955

(43) 公開日 平成11年(1999) 2月18日

(51) Int. Cl.<sup>6</sup>

H01L 23/12

H05K 9/48

請求項3号

F I

H01L 23/12

H05K 9/48

N

Q

N

G

審査請求 有 請求項の数 6 O L (全 6 頁)

(21) 出願番号

特願平9-201652

(22) 出願日

平成9年(1997) 7月25日

(71) 発明人 000000000

東セラ株式会社

京都府京都市伏見区竹田島田町5番地

(72) 発明者

林 雄


鹿児島県鹿児島市山下町1番4号 東セラ株式会社総合研究所内

(54) 【発明の名称】 素子内装多層配線基板およびその製造方法

(57) 【要約】

【課題】 基質の小型化と、素子の実装密度を高めることのできる多層配線基板とその製造方法を提供する。

【解決手段】 少なくとも熱硬化性樹脂を含む複数の絶縁層1、7、8を積層してなる絶縁基板13と、絶縁基板13の表面および内部に形成された配線回路層4、9、10と、配線回路層4、9、10間を電気的に接続するためのビアホール導体2、11、12を具備する多層配線基板において、絶縁基板13内部に、空隙部3を形成するとともに、空隙部3内に半導体素子またはコンデンサ、抵抗素子等の電子部品などの電気素子を実装収納してなることを特徴とし、さらには、空隙部を、配線基板の積層方向に延在させたことを特徴とする。



## 【特許請求の範囲】

【請求項1】少なくとも熱硬化性樹脂を含む絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、前記配線回路層間を電気的に接続するためのビアホール導体を具備する多層配線基板において、前記絶縁基板内部に、空隙部を形成するとともに、該空隙部に電気素子を実装収納してなることを特徴とする素子内蔵多層配線基板。

【請求項2】前記空隙部内にて、前記電気素子を金属箔からなる配線回路層に半田実装してなることを特徴とする請求項1記載の素子内蔵多層配線基板。

【請求項3】前記電気素子が、半導体素子または電子部品であることを特徴とする請求項1記載の素子内蔵多層配線基板。

【請求項4】前記ビアホール導体を金属粉末の充填によって形成したことを特徴とする請求項1記載の素子内蔵多層配線基板。

【請求項5】前記空隙部を、配線基板の積層方向に傾斜させたことを特徴とする素子内蔵多層配線基板。

【請求項6】配線シートの表面に形成された配線回路層に電気素子を実装する実装工程と、少なくとも熱硬化性樹脂からなる第1の絶縁層にキャビティを形成するキャビティ形成工程と、前記第1の絶縁層の前記キャビティ内に前記電気素子が収納されるように、前記配線シートから前記配線回路層と前記電気素子を前記第1の絶縁層に転写する転写工程と、転写工程後の前記第1の絶縁層の上下面に、少なくとも熱硬化性樹脂を含み、少なくとも配線回路層が形成された第2および第3の絶縁層を積層圧着する積層工程とを具備することを特徴とする素子内蔵多層配線基板の製造方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、例えば、多層配線基板及び半導体素子収納用パッケージなどに適し、特に絶縁基板内部に電気素子が内蔵されてなる多層配線基板とその製造方法に関するものである。

【0002】

【従来の技術】従来より、電子機器は小型化が進んでいるが、近年携帯情報端末の発達や、コンピューターを持ち運んで操作する、いわゆるモバイルコンピューティングの普及によってさらに小型、薄型且つ高機能の多層配線基板が求められる傾向にある。

【0003】従来のプリント配線基板では、プリプレグと呼ばれる樹脂樹脂を含む平紙の表面に銅箔を積層した後、これをエッチングして微細な回路を形成し、これを積層した後、所望位置にマイクロドリルでスルーホール穴明けを行い、そのホール内部にメッキ法により金属を付着させてスルーホール導体を形成して各層間の電気的な接続を行っている。

【0004】ところが、この方法では、スルーホール導

体は配線基板全体にわたり貫通したものであるために、積層数が増加するに伴い、スルーホール径が増加すると、配線に必要なスペースが確保できなくなるといった問題が生じ、電子機器の軽量化、小型化に伴うプリント基板の薄層化、小型化、軽量化に対しては、対応できないのが現状である。

【0005】そこで、最近では、絶縁層に対して形成したビアホール内に金属粉末を充填してビアホール導体を形成した後、他の絶縁層を積層して多層化した配線基板が提案されている。

【0006】また、従来のプリント配線基板に対して、半導体素子やコンデンサ素子、抵抗素子などを実装する場合に、配線基板の表面に形成された配線回路層に対してこれらの電気素子を半田等により実装し、実装した素子を樹脂によってモールドする方法、絶縁基板の表面に凹部を形成して、その凹部内に素子を収納して樹脂モールドしたり、全体によって凹部を気密に封止する方法がある。

【0007】

【発明が解決しようとする課題】しかしながら、ビアホール導体を金属粉末の充填によって形成する方法は、ビアホール導体の小型化が困難であるとともに、任意の位置に配線できる点で配線基板の小型化に対しては有効であるが、配線基板をより多層化したとしても、その配線基板に搭載する素子は、配線基板の表面にしか実装することができないために、配線基板の小型化には自ずと限界があった。

【0008】従って、本発明は、半導体素子や電子部品（コンデンサ素子、抵抗素子、フィルタ素子、発振素子など）の電気素子を搭載する多層配線基板において、基板の小型化と、素子の実装密度を高めることのできる多層配線基板を提供することを目的とするものである。さらに、本発明は、基板の内部に素子を内蔵することのできる多層配線基板を容易に作製することのできる多層配線基板の製造方法を提供することを目的とするものである。

【0009】

【課題を解決するための手段】本発明者は、電気素子を搭載した配線基板の小型化について検討を重ねた結果、配線基板内に、電気素子を実装収納するための空隙部を形成することにより、配線基板のより多くの電気素子を搭載した小型の配線基板を提供できること、さらには、配線基板を作製するにあたり、金属箔からなる配線回路層を転写シートからの転写によって形成する際に、転写シート上の所望位置に予め電気素子を半田などで接続した後に、空隙部を形成した絶縁層に転写することで、絶縁層に何ら影響を及ぼさず、素子を内蔵した配線基板を作製できることを見いだし、本発明に至った。

【0010】即ち、本発明の多層配線基板は、電気素子を内蔵したものであり、少なくとも熱硬化性樹脂を含む

複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、前記配線回路層を電気的に接続するためのビアホール導体を具備する多層配線基板において、前記絶縁基板内部に、空隙部を形成するとともに、該空隙部に電気素子を実装収納してなることを特徴とするものである。

【0011】また、前記空隙部内にて、前記電気素子を金属箔からなる配線回路層に半田実装してなること、前記電気素子が、半導体素子または電子部品であること、前記配線回路層を金属箔により形成し、前記ビアホール導体を金属粉末の充填によって形成したこと、さらに、前記空隙部を、配線基板の積層方向に傾斜させたことを特徴とするものである。

【0012】また、かかる配線基板の製造方法としては、転写シートに形成された配線回路層に電気素子を実装する実装工程と、少なくとも熱硬化性樹脂からなる第1の絶縁層にキャビティを形成するキャビティ形成工程と、前記第1の絶縁層の前記キャビティ内に前記電気素子が収納されるように、前記転写シートから前記配線回路層と前記電気素子を前記第1の絶縁層に転写する転写工程と、転写工程後の前記第1の絶縁層の上下面に、少なくとも熱硬化性樹脂を含む第2および第3の絶縁層を積層圧着する積層工程、とを具備することを特徴とするものである。

【0013】

【発明の実施の形態】以下、本発明を図面をもとに説明する。図1は、本発明の素子内蔵多層配線基板を製造するための第1の製造工程を説明するための図である。

【0014】図1によれば、まず、図1(a)に示すように、熱硬化性樹脂を含む軟質(Bステージ状態)の第1の絶縁シート1を作製する。また、この絶縁シート1には、所望により厚み方向に貫通するスルーホールを形成し、そのスルーホール内に金属粉末を含む導体ペーストをスクリーン印刷や噴射処理しながら充填して、ビアホール導体2を形成する。また、この絶縁シート1の所定箇所には電気素子を収納するための空隙部3を形成する。

【0015】次に、図1(b)に示すように、絶縁シート1の表面に配線回路層4を形成するとともに、絶縁シート1の空隙部3に電気素子5を実装収納する。配線回路層4は、1)絶縁シート1の表面に金属箔を貼り付けた後、エッチング処理して回路パターンを形成する方法、2)絶縁シート1表面にレジストを形成して、メッキにより形成する方法、3)転写フィルム表面に金属箔を貼り付け、金属箔をエッチング処理して回路パターンを形成した後、この金属箔からなる回路パターンを絶縁シート1表面に転写させる方法等が挙げられる。

【0016】本第1の製造方法においては、配線回路層4と、配線回路層4に電気素子5を実装した構造物を転写フィルムから絶縁シート1に転写させる。その具体的

な方法を図1(b1)~(b3)に示す。この方法によれば、例えば、樹脂や金属からなる転写フィルム6の表面に金属箔を接着した後、エッチングして配線回路層4を形成する(図1(b1))。その後、その配線回路層4に、電気素子5を半田、TAB、ワイヤーボンディングにより実装する(図1(b2))。

【0017】その後、電気素子5が実装された転写フィルム6を絶縁シート1に対して、電気素子5が絶縁シート1の空隙部3に収納されるように積層して圧着した後、転写フィルム6を剥がして(図1(b3))、配線回路層4と電気素子5とを絶縁シート1に転写させて、図1(b)に示すような電気素子5が空隙部3に実装収納された単層の配線層を形成することができる。この時、絶縁シート1は、未硬化または半硬化状態であり軟質であることから、配線回路層4を圧着することにより、絶縁シート1の表面に埋め込むことができるとともに、絶縁シート1に形成されたビアホール導体2を密着化することができる。

【0018】また、上記の例では、基本的には、電気素子5を実装する配線回路層4は、電気素子5とともに、同時に転写させるものであるが、電気素子5の実装に異なる配線回路層(図示せず)は、電気素子5と配線回路層4とともに同時に転写するかまたは図1に示した1)~3)のいずれの方法で形成してもよい。

【0019】また、空隙部3内に収納された電気素子5は、配線回路層4に実装された状態でエポキシ樹脂等により封止してもよい。

【0020】次に、上記のように空隙部3内に電気素子5が実装収納された絶縁シート1の上下面に、軟化状態(Bステージ状態)の第2および第3の絶縁シート7、8を積層圧着して、絶縁シート1、7、8中の熱硬化性樹脂が硬化するに十分な温度に加熱して一括して完全硬化させる。なお、絶縁シート7、8には、配線回路層9、10やビアホール導体11、12を前述した方法により直交形成してもよい。このようにして、図1(c)に示すように、絶縁基板13内に電気素子5を内蔵する多層配線基板を形成することができる。

【0021】次に、本発明の第2の製造方法によれば、図2(a)に示すように、熱硬化性樹脂を含む絶縁シート20に、直交ビアホールを形成してそのホール内に金属粉末を含む導体ペーストを充填してビアホール導体21を形成し、さらにその表面又は裏面に配線回路層22を形成する。配線回路層22の形成は、前述した1)~3)のいずれの方法でもよい。

【0022】次に、図2(b)に示すように、配線回路層22の表面に、電気素子23を半田、フリップチップ、ワイヤーボンディングなどの方法で実装する。

【0023】その後、図2(c)に示すように、電気素子23が実装された絶縁シート20の表面に、空隙部24が形成された絶縁シート25を電気素子23が空隙部

24に収納されるように位置合わせして積層する。なお、絶縁シート25には、所望により配線回路層26、ビアホール導体27を形成してもよい。

【0024】そして、図2(d)に示すように、空隙部24が形成された絶縁シート25を積層したその上に、空隙部24を密封するように、絶縁シート28を積層する。

【0025】また、この絶縁シート28には、所望により配線回路層29、ビアホール導体30を形成してもよい。

【0026】そして、最終的にこれらの積層物を絶縁シート20、25、28中の熱硬化性樹脂が硬化するに十分な温度に加熱して一括して完全硬化させることにより、絶縁基板内に電気素子23を内蔵する多層配線基板を形成することができる。

【0027】また、本発明によれば、上記第1および第2の電気素子の空隙部内への実装方法とを基礎として、あらゆる形態の多層配線基板を作製することができる。例えば、図3に示すように、多層配線基板の絶縁基板32内において、1C素子33やコンデンサ34等のなどの電気素子を収納する空隙部35、36を同一面内、または異なる層内に空隙部37を複数箇所形成して、これら複数の電気素子を実装収納させることができる。また、絶縁基板32の表面にも、他の電気素子38、39を表面実装させることができる。その結果、表面のみならず、絶縁基板内部にも電気素子を高密度に実装した多層配線基板を作製することができる。

【0028】上記の第1および第2の製造方法において、用いられる熱硬化性樹脂を含有する絶縁シートは、熱硬化性有機樹脂、または熱硬化性有機樹脂とフィラーなどの組成物を溶剤や9本ロールなどの手段によって十分に混合し、これを圧延法、押し出し法、射出法、ドクターブレード法などによってシート状に成形する。そして、所望により熱処理して熱硬化性樹脂を半硬化させる。半硬化には、樹脂が完全硬化するに十分な温度よりもやや低い温度に加熱する。

【0029】そして、この状態の絶縁層に対するスルーホール(ビアホール)および空隙部の形成は、ドリル、パンチング、サンドブラスト、あるいは炭酸ガスレーザー、YAGレーザー、及びエキシマレーザー等の照射による加工など公知の方法が採用される。

【0030】なお、絶縁シートを形成する熱硬化性樹脂としては、絶縁材料としての電気的特性、耐熱性、および機械的強度を有する熱硬化性樹脂であれば特に限定されるものでなく、例えば、アクリド樹脂、フェノール樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレンエーテル樹脂、ビスマイレイドトリアジン樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリル樹脂等が、単独または組み合わせて使用できる。

【0031】また、上記の絶縁シート1中には、絶縁基板あるいは配線基板全体の強度を高めるために、有機樹脂に対してフィラーを複合化させることもできる。有機樹脂と複合化されるフィラーとしては、 $SiO_2$ 、 $Al_2O_3$ 、 $ZrO_2$ 、 $TiO_2$ 、 $AlN$ 、 $SiC$ 、 $BaTiO_3$ 、 $SrTiO_3$ 、ゼオライト、 $CaTiO_3$ 、ほう酸アルミニウム等の無機質フィラーが好適に用いられる。また、ガラスやアラミド樹脂からなる不織布、織布などに上記樹脂を含有させて用いてもよい。なお、有機樹脂とフィラーとは、体積比率で15:85~50:50の比率で複合化されるのが適当である。

【0032】これらの電気素子を収納するための空隙部を形成する絶縁シートは、上記の種々の材質の中でも空隙部をパンチング又はレーザーで容易に加工できる点から、エポキシ樹脂、イミド樹脂、フェニレンエーテル樹脂と、シリカまたはアラミド不織布との混合物であることが最も望ましい。

【0033】一方、ビアホール導体2に充填される金属ペーストは、銅粉末、銅粉末、銀ペースト、銅合金などの、平均粒径が0.5~50 $\mu m$ の金属粉末を含む。金属粉末の平均粒径が0.5 $\mu m$ よりも小さいと、金属粉末同士の間隙抵抗が増加してスルーホール導体の抵抗が高くなる傾向にあり、50 $\mu m$ を超えるとスルーホール導体の低抵抗化が難しくなる傾向にある。

【0034】また、導体ペーストは、前述したような金属粉末に対して、前述したような結合用有機樹脂と溶剤を添加混合して調製される。ペースト中に添加される溶剤としては、用いる結合用有機樹脂が溶解可能な溶剤であればよく、例えば、イソプロピルアルコール、テルビネオール、2-オクタノール、ブチルカルビトールアセテート等が用いられる。

【0035】上記の導体ペースト中の結合用有機樹脂としては、前述した種々の絶縁シートを構成する有機樹脂の他、セルロースなども使用される。この有機樹脂は、前記金属粉末同士を互いに接触させた状態で結合するとともに、金属粉末を絶縁シートに接着させる作用をなしている。この有機樹脂は、金属ペースト中において、0.1乃至40体積%、特に0.3乃至30体積%の割合で含有されることが望ましい。これは、樹脂量が0.1体積%よりも少ないと、金属粉末同士を強固に結合することが難しく、低抵抗金属を絶縁層に強固に接着させることが困難となり、逆に40体積%を超えると、金属粉末間に樹脂が介在することになり粉末同士を十分に接触させることが難しくなり、スルーホール導体の抵抗が大きくなるためである。

【0036】配線回路層としては、銅、アルミニウム、金、銀の材料から選ばれる少なくとも1種、または2種以上の合金からなることが望ましく、特に、銅、または銅を含む合金が最も望ましい。また、場合によっては、導体組成物として図示の低抵抗材料のためにNi-Cr合金

10

20

30

40

50

7  
などの高抵抗の金属を混合、または合金化してもよい。さらには、配線層の低抵抗化のために、前記低抵抗金属よりも低抵抗の金属、例えば、半田、銀などの低抵抗金属を導体組成物中の金属成分中に2~20重量%の割合で含んでもよい。

【0037】配線回路層4と絶縁シート1との接着強度を高める上では、絶縁シート1の配線回路層4の形成面所および/または転写フィルム表面の配線回路層4表面の表面を0.1μm以上、特に0.3μm~3μm、最速には0.3~1.5μmに粗面加工することが望ましい。また、ビアホール導体の両端を金属箔からなる配線回路層によって封止する上では、配線回路層4の厚みは、5~40μmが適当である。

【0038】このようにして、本発明によれば、従来の積層法を用いて、複数の絶縁層が積層されてなる絶縁基板内部に電気素子を実装収納することができ、これにより多層配線基板の電気素子を高密度に実装することができ、多層配線基板の小型化を図ることができる。

【0039】

【実施例】

実施例1

(1) アラミド樹脂の不織布に対してイミド樹脂を50体積%の割合で混合した厚さ100μmのアリアレグに、炭酸ガスレーザーで直径0.1mmのビアホールを形成し、そのホール内に銅をメッキした銅粉末を含む糊ペーストを充填してビアホール導体を形成した。また、このアリアレグにレーザーを用いて半導体素子や電子部品を設置するための1.2mm×1.2mmの大きさの空隙部を形成した。

【0040】(2) 一方、イミド樹脂50体積%、シリカ粉末50体積%の割合となるように、ワニス状の樹脂と粉末を混合しドクターブレード法により、厚さ75μmの絶縁シートを作製し、その絶縁シートにパンチングで直径0.1mmのビアホールを形成し、そのホール内に銅をメッキした銅粉末を含む糊ペーストを充填してビアホール導体を形成した。

【0041】(3) また、一方、ポリエチレンテレフタレート(PET)樹脂からなる転写シートの表面に接着剤を塗布し、厚さ12μm、表面粗さ0.8μmの銅箔を一面に接着した。そして、フォトリソ(ドライフィルム)を塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して配線回路層を形成した。なお、作製した配線回路層は、銅箔が20μm、配線と配線との間隔が20μmの微細なパターンである。その後、この配線回路層にIC素子をフリップチップ接続し、ポリイミド樹脂で封止した。

【0042】(4) そして、(1)で作製したアリアレグに対して、(2)で電気素子を実装した転写シートを、アリアレグの空隙部に電気素子が収納されるように

位置決めして50kg/cm<sup>2</sup>の圧力を加えて圧着した後、転写フィルムを剥離して、配線回路層とIC素子をアリアレグに転写した。

【0043】(5) (2)で作製した絶縁シートの表面に、(3)と同様にして金属箔からなる配線回路層を形成したPET樹脂フィルムから、配線回路層を転写させた。

【0044】(6) 空隙部にIC素子が収納されたアリアレグを中心に、その上下面に(5)のようにして配線回路層が転写された絶縁シートを上下各2層ずつ積層し50kg/cm<sup>2</sup>の圧力で圧着し、200℃で1時間加熱して完全硬化させて多層配線基板を作製した。

【0045】得られた多層配線基板に対して、断面における配線回路層やビアホール導体の形成付近を観察した結果、IC素子と配線回路層、ビアホール導体と配線回路層とは良好な接合状態であり、各配線回路の導通テストを行った結果、配線の断線も認められなかった。また、IC素子の動作においても何ら問題はなかった。得られた多層配線基板を温度85%、温度85℃の高湿多湿雰囲気中100時間放置したが、目視で確認できる程度の変化は生じていなかった。

【0046】実施例2

(1) アラミド不織布にエポキシ樹脂を含浸させた厚さ60μmの半硬化状態の絶縁シートAに、炭酸ガスレーザーで直径0.1mmのビアホールを形成し、そのホール内に銅をメッキした銅粉末を含む糊ペーストを充填してビアホール導体を形成した。そして、転写フィルムの表面に銅箔を接着した後、フォトリソ(ドライフィルム)を塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して配線回路層を形成し、この配線回路層を絶縁シートAに位置合わせして積層し、100kg/cm<sup>2</sup>の圧力で圧着してフィルムを剥がし、配線回路層を転写させた。

【0047】(2) 次に、この配線回路層の表面にセラミックコンデンサ素子を半田を用いて実装した。

【0048】(3) その後、コンデンサ素子を実装した絶縁シートAの表面に、(1)と同様にしてビアホール導体および配線回路層を形成するとともに、前記セラミックコンデンサ素子を収納するための空隙部をレーザー加工によって形成した絶縁シートBを30kg/cm<sup>2</sup>の圧力で積層圧着した。

【0049】(4) さらに、その絶縁シートBの表面に、(1)と同様にしてビアホール導体および配線回路層を形成した絶縁シートCを30kg/cm<sup>2</sup>の圧力で積層圧着した。

【0050】(5) そして、絶縁シートA、B、Cの積層物を35kg/cm<sup>2</sup>の圧力を印加しながら195℃に加熱して完全硬化させて多層配線基板を作製した。

【0051】得られた基板に対して、断面における配線回路層やビアホール導

体の形成付近を観察した結果、コンデンサ素子と配線回路層、ビアホール導体と配線回路層とは良好な接合状態であり、各配線間の導通テストを行った結果、配線の新線も認められなかった。また、コンデンサ素子においても何ら問題なく、所定の容量を得ることができた。作られた多層配線基板を温度85%、湿度85%の高温多湿雰囲気中100時間放置したが、目視で判別できる程度の変化は生じていなかった。

#### 【0052】

【発明の效果】以上詳述したとおり、本発明によれば、電気素子を絶縁基板の内部に形成した空隙部に実装収納することにより、転写フィルム上の糊剤から形成した配線回路層に対して半導体素子や各種電子部品等の電気素子を実装した後、空隙部を形成した絶縁層の表面に転写して、電気素子を空隙部に収納することにより、電気素子を絶縁基板内に内蔵させることができ、これにより多層配線基板に覆層一体化することにより高樹皮、高精

細、且つ多機能の配線基板を容易に形成できる。

#### 【図面の簡単な説明】

【図1】本発明の素子内蔵多層配線基板の製造方法の一実施例を説明するための工程図である。


【図2】本発明の素子内蔵多層配線基板の製造方法の他の実施例を説明するための工程図である。

【図3】本発明の素子内蔵多層配線基板において、電気素子を内蔵した空隙部を複数形成した多層配線基板を説明するための断面図である。


#### 10 【符号の説明】

- 1, 7, 8, 20, 25, 28 絶縁シート
- 2, 11, 12, 21, 27, 30 ビアホール導体
- 3, 24, 35, 36, 37 空隙部
- 4, 9, 10, 22, 26, 29 配線回路層
- 5, 23, 33, 34, 37, 38 電気素子
- 6 転写フィルム
- 13, 31, 32 絶縁基板

【図1】



【図2】



【図3】

